量子计算要从实验室走向实用化，绕不开量子纠错这一基础环节。
由于量子比特对环境噪声极为敏感，测量、操控、耦合等过程都可能引入误差，若不能持续抑制错误累积，计算规模越大反而越难稳定运行。
国际上普遍认为，能否在工程条件下实现可扩展的量子纠错，是衡量量子计算迈向通用化的关键指标之一。
问题在于，量子纠错并非“加码就好”。
目前较成熟的方案之一是表面码：用多个物理量子比特编码成一个逻辑量子比特，通过反复测量校验子来定位并修正错误。
理论上，码距越大、冗余越多，逻辑错误率应越低；但现实中会出现悖论——为纠错引入的额外量子比特与量子门操作，本身也带来新的噪声源和故障通道。
一旦硬件底层错误率偏高，新增操作产生的误差可能反过来抵消纠错收益，导致“越纠越错”。
因此，表面码能否进入“低于阈值”的工作区间，是从原理验证走向工程可用的分水岭。
造成这一难题的关键原因之一，是物理比特错误类型复杂，尤其是“泄漏错误”更难处理。
所谓泄漏，是量子比特偏离预设的计算能级，进入表面码难以直接纠正的状态，进而在后续门操作和测量中传播影响。
各国研究长期将降低物理错误率、抑制泄漏作为突破口，目标是让系统整体操控精度越过纠错阈值，使纠错带来的净收益为正。
在这一背景下，中国科学技术大学超导量子计算研究团队近日宣布取得重要进展。
团队在107比特“祖冲之3.2号”处理器上，实现了码距为7的表面码逻辑量子比特，并观测到逻辑错误率随码距增大而明显下降，错误抑制因子达到1.4，表明系统已处在阈值之下，达到“越纠越对”的目标。
相关成果于12月22日以封面论文并获“编辑推荐”的形式发表于国际权威期刊《物理评论快报》，并得到美国物理学会《物理》栏目的专题报道。
这一成果的影响，首先在于给出了量子纠错可扩展性的关键实证。
码距从较小规模走向7，意味着纠错回路更复杂、参与的量子比特更多、时序与控制更密集，系统仍能实现误差随规模上升而下降，说明硬件性能、控制策略与纠错流程已经形成可叠加的正向闭环。
这种“越纠越对”的出现，被普遍视为量子计算从原型展示迈向可用系统的重要标志，为后续扩大逻辑量子比特数量、延长可计算深度提供了基础。
更值得关注的是，团队在技术路径上提出了具有工程指向的新方案。
据介绍，此次突破依托“全微波控制”的量子态泄漏抑制架构，利用处理器在单双比特门精度、相干时间等方面的性能基础，通过更适于集成的方式处理泄漏问题。
与此前部分路线依赖直流脉冲进行泄漏抑制相比，全微波方案具备频分复用等特点，可在硬件布线、资源开销和扩展性方面展现优势，有利于在极低温环境下减少复杂连接带来的工程瓶颈。
对量子计算这种高度依赖系统工程的领域而言，控制方式与架构选择往往直接影响从百比特、千比特到更大规模的可行性。
从对策层面看，实现规模化量子计算，需要在“硬件—控制—纠错—系统集成”上同步推进：一是持续提升量子门与读出保真度，降低底层错误率；二是针对泄漏等关键错误建立稳定抑制机制，减少难以纠正的失效通道；三是以表面码等成熟纠错方案为牵引，完善纠错回路的时序、校准与容错策略；四是在工程实现上优化低温布线、控制电子学与芯片架构，形成可复制、可扩展的集成路线。
此次展示的全微波路径，为上述体系化推进提供了可借鉴的方向。
展望未来，量子纠错的持续进展将直接决定通用量子计算机的上限。
实现“越纠越对”并不意味着问题已解决，而是意味着系统已跨过最关键的门槛之一：随着规模增加，纠错不再被新增噪声吞没。
下一阶段的重点，预计将集中在进一步提升抑制因子、扩大码距与逻辑比特数量、降低系统级资源开销，并在更复杂算法或更长深度计算中验证稳定性。
若能在可扩展架构上持续迭代，面向百万比特级的工程路线将更清晰。
量子计算的发展道路从来不是线性的，而是充满挑战与突破的过程。
中国科大在量子纠错领域的这次突破不仅展现了我国科学家的创新能力，更重要的是为量子计算从科学实验走向实际应用奠定了坚实基础。
"祖冲之"系列处理器的不断升级迭代，反映了我国在超导量子计算领域的持续进步。
当前，国际上对百万比特级量子计算机的竞争日趋激烈，我国在量子纠错这一关键领域的领先优势，预示着在未来量子计算产业化竞争中我们已经占据了更有利的位置。
下一步，如何将这一基础研究成果进一步转化为工程应用，实现量子计算从"能用"到"好用"的跨越，将是摆在全球量子计算研究者面前的共同课题。