信号完整性问题里，低电平抬升和高电平降低是经常遇到的情况。先来讲讲低电平抬升的来源吧。如果多个芯片同时给地线灌入电流，那地线平面就相当于一根共同的地电阻。这个地电阻上会有电压降，任何一点的地电平都会被抬升，抬升量跟总电流还有地电阻成正比。ΔV地等于ΔI乘以R。有时候这个变化会被忽略掉，所以得留个心眼。 低电平抬升还可以再细分成两种情况。第一种是信号线上的电阻影响。从驱动器管脚到负载管脚，每一条导线都是有电阻的。当低电平输出电流IOL流过这些电阻时，ΔVOL就等于IOL乘以R，虚线箭头把低电平再次抬高了。 第二种情况是中间芯片不是驱动器而是普通逻辑门时，它的输出三极管可能因为IOL超过手册指标而退出饱和区进入线性区。β值会下降、饱和深度变浅，导致低电平抬高瞬间翻倍。 接下来看看高电平降低的原因。同样一段导线，当高电平输出电流IOH流过时也会把高电平砍下一截。ΔVOH等于IOH乘以R。中间芯片如果不是驱动器的话情况也会变得糟糕。当IOH飙升时，输出管也会退出饱和区进入线性区，β值下降、饱和深度变浅，导致高电平降低量放大。 总结一下就是：低电平抬升主要是由地电阻、导线电阻和过载电流共同导致的；而高电平降低则是导线电阻和过载电流造成的。只要掌握这两条规律，不管多么复杂的PCB设计都能快速定位噪声源。 就是这样了！